Validation FPGA

Prise en main de l’architecture du FPGA et du banc de test ;

Déboguage de la liaison JTAG ;

Programmation JTAG des FPGA ALTERA et XILINX ainsi que des micros ;

Rédaction du rapport d’essai avec entre autre des tests de liaison JTAG, communications avec des microprocesseurs ;

Formation au nouveau valideur, le fonctionnement du système et l’état d’avancement ;

Environnement technique :

• Oscilloscope numérique, Xilinx ISE, Quartus II